این سایت تابع قوانین جمهوری اسلامی ایران است

Simulation of a fault tolerant ALU (Arithmetic Logic Unit) in triple-modular-redundant (TMR) configuration in Proteus.

درس شیرین آزمایشگاه سیستم های دیجیتال یک

شبیه سازی واحد محاسبه و منطق در پروتئوس

مقاوم در برابر خطا  با   روش TMR

هشت بیتی

ترم3952

دانشگاه تربیت دبیر شهیدرجایی

استاد: دکتر نوید وفایی             12356

Simulation of a fault tolerant 8-bit ALU (Arithmetic Logic Unit) in triple-modular-redundant (TMR) configuration in Proteus.

Course: Digital Systems Lab. @ SRTTU

Professor: Dr.Navid Vafaei (https://ir.linkedin.com/in/navid-vafaei-98159926)

ادامه مطلب

مشخصات

تبلیغات

محل تبلیغات شما

آخرین مطالب این وبلاگ

آخرین ارسال ها

محل تبلیغات شما محل تبلیغات شما

آخرین وبلاگ ها

    برترین جستجو ها

    آخرین جستجو ها
    Javier بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِیمِ بندبـاز اکباتان اسپرت فر گازی سیب زمینی تنوری,دستگاه پخت سیب زمینی ، فر سیب زمینی تنوری ،تنورگازی زنجان ماشین ظرفشویی صنعتی Chelo تلاش وردپرس

    درباره این سایت

    • این وبسایت تابع قوانین جمهوری مقدس اسلامی ایران بوده و در ستاد ساماندهی پایگاه های اینترنتی ثبت شده است.
    • تمامی محتوای موجود تماما خودکار از وبلاگ های فارسی دریافت میشود ؛ در صورت مشاهده هرگونه محتوای خلاف قوانین جمهوری اسلامی ایران ؛ گزارش دهید تا به قید فوریت حذف گردد.
      با افتخار قدرت گرفته از سیستم جامع بلاگ ریدر نسخه 6
    ©   تمامی حقوق مادی و معنوی این سایت متعلق به ساخت وبلاگ - فایر بلاگ بوده و محفوظ میباشد ، با هرگونه کپی بردای از طرح یا پوسته برخورد خواهد شد.